Verantwortlicher Betreuer: Volker Dörsing
In diesem Versuch lernen Sie Werkzeuge zur Umsetzung einer VHDL- Beschreibung in einen Schaltkreis kennen. Als Beispiel dient eine einfache logische Funktion und die Codeumwandlung einer binären in eine BCD-Zahl.
Sie können an diesem Versuch nicht teilnehmen ohne das gründliche Studieren der Dokumente zur Vorbereitung und Durchführung.
Aktualisieren Sie bitte ständig Ihre Unterlagen !
Letzte Aktualisierung:
30.09.2004: Umstellung des Versuches auf Synopsys
17.10.2008: Umstellung von FPGA-Compiler auf Design-Compiler
10.11.2008: Beseitigung von Fehlern
Bei Problemen mit dieser Seite oder den Dokumenten zögern Sie bitte nicht, mit dem Autor Kontakt aufzunehmen.